-
Notifications
You must be signed in to change notification settings - Fork 0
/
Ulala.tan.rpt
337 lines (319 loc) · 38.1 KB
/
Ulala.tan.rpt
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
Classic Timing Analyzer report for Ulala
Fri Apr 12 15:46:10 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. Parallel Compilation
5. tpd
6. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files from any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+-------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+
; Worst-case tpd ; N/A ; None ; 20.260 ns ; A2 ; F-LA ; -- ; -- ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP2C70F896C6 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
; Minimum Core Junction Temperature ; 0 ; ; ; ;
; Maximum Core Junction Temperature ; 85 ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Perform Multicorner Analysis ; On ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
; Reports worst-case timing paths for each clock domain and analysis ; On ; ; ; ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100 ; ; ; ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off ; ; ; ;
; Output I/O Timing Endpoint ; Near End ; ; ; ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------+
; Parallel Compilation ;
+----------------------------+-------------+
; Processors ; Number ;
+----------------------------+-------------+
; Number detected on machine ; 4 ;
; Maximum allowed ; 4 ;
; ; ;
; Average used ; 1.00 ;
; Maximum used ; 1 ;
; ; ;
; Usage by Processor ; % Time Used ;
; 1 processor ; 100.0% ;
; 2-4 processors ; 0.0% ;
+----------------------------+-------------+
+---------------------------------------------------------------------------------------------------------------------------------------+
; tpd ;
+-----------------------------------------+-----------------------------------------------------+-----------------+--------+------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-----------------------------------------+-----------------------------------------------------+-----------------+--------+------------+
; N/A ; None ; 20.260 ns ; A2 ; F-LA ;
; N/A ; None ; 20.086 ns ; B2 ; F-LA ;
; N/A ; None ; 20.041 ns ; A1 ; F-LA ;
; N/A ; None ; 20.041 ns ; B1 ; F-LA ;
; N/A ; None ; 19.962 ns ; A2 ; F-LD ;
; N/A ; None ; 19.889 ns ; A2 ; F-RF ;
; N/A ; None ; 19.797 ns ; B0 ; F-LA ;
; N/A ; None ; 19.788 ns ; B2 ; F-LD ;
; N/A ; None ; 19.743 ns ; A1 ; F-LD ;
; N/A ; None ; 19.743 ns ; B1 ; F-LD ;
; N/A ; None ; 19.715 ns ; B2 ; F-RF ;
; N/A ; None ; 19.708 ns ; A2 ; F-RE ;
; N/A ; None ; 19.670 ns ; A1 ; F-RF ;
; N/A ; None ; 19.670 ns ; B1 ; F-RF ;
; N/A ; None ; 19.615 ns ; A0 ; F-LA ;
; N/A ; None ; 19.606 ns ; A2 ; F-RD ;
; N/A ; None ; 19.534 ns ; B2 ; F-RE ;
; N/A ; None ; 19.514 ns ; B3 ; F-LA ;
; N/A ; None ; 19.499 ns ; B0 ; F-LD ;
; N/A ; None ; 19.495 ns ; A2 ; F-LF ;
; N/A ; None ; 19.489 ns ; A1 ; F-RE ;
; N/A ; None ; 19.489 ns ; B1 ; F-RE ;
; N/A ; None ; 19.481 ns ; A2 ; F-RG ;
; N/A ; None ; 19.432 ns ; B2 ; F-RD ;
; N/A ; None ; 19.426 ns ; B0 ; F-RF ;
; N/A ; None ; 19.413 ns ; A2 ; F-LE ;
; N/A ; None ; 19.409 ns ; A2 ; F-RA ;
; N/A ; None ; 19.387 ns ; A1 ; F-RD ;
; N/A ; None ; 19.387 ns ; B1 ; F-RD ;
; N/A ; None ; 19.353 ns ; A2 ; F-RB ;
; N/A ; None ; 19.321 ns ; B2 ; F-LF ;
; N/A ; None ; 19.317 ns ; A0 ; F-LD ;
; N/A ; None ; 19.307 ns ; B2 ; F-RG ;
; N/A ; None ; 19.276 ns ; A1 ; F-LF ;
; N/A ; None ; 19.276 ns ; B1 ; F-LF ;
; N/A ; None ; 19.262 ns ; A1 ; F-RG ;
; N/A ; None ; 19.262 ns ; B1 ; F-RG ;
; N/A ; None ; 19.245 ns ; B0 ; F-RE ;
; N/A ; None ; 19.244 ns ; A0 ; F-RF ;
; N/A ; None ; 19.239 ns ; B2 ; F-LE ;
; N/A ; None ; 19.235 ns ; B2 ; F-RA ;
; N/A ; None ; 19.216 ns ; B3 ; F-LD ;
; N/A ; None ; 19.202 ns ; A1 ; F-LE ;
; N/A ; None ; 19.202 ns ; B1 ; F-LE ;
; N/A ; None ; 19.190 ns ; A1 ; F-RA ;
; N/A ; None ; 19.190 ns ; B1 ; F-RA ;
; N/A ; None ; 19.179 ns ; B2 ; F-RB ;
; N/A ; None ; 19.167 ns ; A3 ; F-LA ;
; N/A ; None ; 19.143 ns ; B3 ; F-RF ;
; N/A ; None ; 19.143 ns ; B0 ; F-RD ;
; N/A ; None ; 19.142 ns ; A1 ; F-RB ;
; N/A ; None ; 19.142 ns ; B1 ; F-RB ;
; N/A ; None ; 19.063 ns ; A0 ; F-RE ;
; N/A ; None ; 19.055 ns ; A2 ; F-LG ;
; N/A ; None ; 19.032 ns ; B0 ; F-LF ;
; N/A ; None ; 19.018 ns ; B0 ; F-RG ;
; N/A ; None ; 18.988 ns ; A2 ; F-LC ;
; N/A ; None ; 18.962 ns ; B3 ; F-RE ;
; N/A ; None ; 18.961 ns ; A0 ; F-RD ;
; N/A ; None ; 18.958 ns ; B0 ; F-LE ;
; N/A ; None ; 18.946 ns ; B0 ; F-RA ;
; N/A ; None ; 18.898 ns ; B0 ; F-RB ;
; N/A ; None ; 18.889 ns ; BSinal ; F-LA ;
; N/A ; None ; 18.881 ns ; B2 ; F-LG ;
; N/A ; None ; 18.869 ns ; A3 ; F-LD ;
; N/A ; None ; 18.860 ns ; B3 ; F-RD ;
; N/A ; None ; 18.850 ns ; A0 ; F-LF ;
; N/A ; None ; 18.836 ns ; A0 ; F-RG ;
; N/A ; None ; 18.836 ns ; A1 ; F-LG ;
; N/A ; None ; 18.836 ns ; B1 ; F-LG ;
; N/A ; None ; 18.814 ns ; B2 ; F-LC ;
; N/A ; None ; 18.796 ns ; A3 ; F-RF ;
; N/A ; None ; 18.777 ns ; A1 ; F-LC ;
; N/A ; None ; 18.777 ns ; B1 ; F-LC ;
; N/A ; None ; 18.776 ns ; A0 ; F-LE ;
; N/A ; None ; 18.764 ns ; A0 ; F-RA ;
; N/A ; None ; 18.749 ns ; B3 ; F-LF ;
; N/A ; None ; 18.735 ns ; B3 ; F-RG ;
; N/A ; None ; 18.716 ns ; A0 ; F-RB ;
; N/A ; None ; 18.708 ns ; Asinal ; F-LA ;
; N/A ; None ; 18.667 ns ; B3 ; F-LE ;
; N/A ; None ; 18.663 ns ; B3 ; F-RA ;
; N/A ; None ; 18.615 ns ; A3 ; F-RE ;
; N/A ; None ; 18.607 ns ; B3 ; F-RB ;
; N/A ; None ; 18.592 ns ; B0 ; F-LG ;
; N/A ; None ; 18.591 ns ; BSinal ; F-LD ;
; N/A ; None ; 18.533 ns ; B0 ; F-LC ;
; N/A ; None ; 18.518 ns ; BSinal ; F-RF ;
; N/A ; None ; 18.513 ns ; A3 ; F-RD ;
; N/A ; None ; 18.449 ns ; A2 ; F-RC ;
; N/A ; None ; 18.410 ns ; A0 ; F-LG ;
; N/A ; None ; 18.410 ns ; Asinal ; F-LD ;
; N/A ; None ; 18.402 ns ; A3 ; F-LF ;
; N/A ; None ; 18.388 ns ; A3 ; F-RG ;
; N/A ; None ; 18.351 ns ; A0 ; F-LC ;
; N/A ; None ; 18.337 ns ; Asinal ; F-RF ;
; N/A ; None ; 18.337 ns ; BSinal ; F-RE ;
; N/A ; None ; 18.320 ns ; A3 ; F-LE ;
; N/A ; None ; 18.316 ns ; A3 ; F-RA ;
; N/A ; None ; 18.309 ns ; B3 ; F-LG ;
; N/A ; None ; 18.280 ns ; A2 ; F-LB ;
; N/A ; None ; 18.275 ns ; B2 ; F-RC ;
; N/A ; None ; 18.260 ns ; A3 ; F-RB ;
; N/A ; None ; 18.242 ns ; B3 ; F-LC ;
; N/A ; None ; 18.238 ns ; A1 ; F-RC ;
; N/A ; None ; 18.238 ns ; B1 ; F-RC ;
; N/A ; None ; 18.235 ns ; BSinal ; F-RD ;
; N/A ; None ; 18.156 ns ; Asinal ; F-RE ;
; N/A ; None ; 18.124 ns ; BSinal ; F-LF ;
; N/A ; None ; 18.110 ns ; BSinal ; F-RG ;
; N/A ; None ; 18.106 ns ; B2 ; F-LB ;
; N/A ; None ; 18.069 ns ; A1 ; F-LB ;
; N/A ; None ; 18.069 ns ; B1 ; F-LB ;
; N/A ; None ; 18.054 ns ; Asinal ; F-RD ;
; N/A ; None ; 18.053 ns ; BSinal ; F-LE ;
; N/A ; None ; 18.038 ns ; BSinal ; F-RA ;
; N/A ; None ; 17.994 ns ; B0 ; F-RC ;
; N/A ; None ; 17.993 ns ; BSinal ; F-RB ;
; N/A ; None ; 17.962 ns ; A3 ; F-LG ;
; N/A ; None ; 17.943 ns ; Asinal ; F-LF ;
; N/A ; None ; 17.929 ns ; Asinal ; F-RG ;
; N/A ; None ; 17.895 ns ; A3 ; F-LC ;
; N/A ; None ; 17.876 ns ; Asinal ; F-LE ;
; N/A ; None ; 17.857 ns ; Asinal ; F-RA ;
; N/A ; None ; 17.825 ns ; B0 ; F-LB ;
; N/A ; None ; 17.816 ns ; Asinal ; F-RB ;
; N/A ; None ; 17.812 ns ; A0 ; F-RC ;
; N/A ; None ; 17.703 ns ; B3 ; F-RC ;
; N/A ; None ; 17.684 ns ; BSinal ; F-LG ;
; N/A ; None ; 17.643 ns ; A0 ; F-LB ;
; N/A ; None ; 17.628 ns ; BSinal ; F-LC ;
; N/A ; None ; 17.534 ns ; B3 ; F-LB ;
; N/A ; None ; 17.503 ns ; Asinal ; F-LG ;
; N/A ; None ; 17.451 ns ; Asinal ; F-LC ;
; N/A ; None ; 17.356 ns ; A3 ; F-RC ;
; N/A ; None ; 17.187 ns ; A3 ; F-LB ;
; N/A ; None ; 17.089 ns ; BSinal ; F-RC ;
; N/A ; None ; 16.920 ns ; BSinal ; F-LB ;
; N/A ; None ; 16.912 ns ; Asinal ; F-RC ;
; N/A ; None ; 16.821 ns ; A2 ; LED4 ;
; N/A ; None ; 16.743 ns ; Asinal ; F-LB ;
; N/A ; None ; 16.647 ns ; B2 ; LED4 ;
; N/A ; None ; 16.610 ns ; A1 ; LED4 ;
; N/A ; None ; 16.610 ns ; B1 ; LED4 ;
; N/A ; None ; 16.366 ns ; B0 ; LED4 ;
; N/A ; None ; 16.231 ns ; A2 ; LED2 ;
; N/A ; None ; 16.184 ns ; A0 ; LED4 ;
; N/A ; None ; 16.101 ns ; A2 ; LED3 ;
; N/A ; None ; 16.075 ns ; B3 ; LED4 ;
; N/A ; None ; 16.057 ns ; B2 ; LED2 ;
; N/A ; None ; 16.033 ns ; S0 ; F-LA ;
; N/A ; None ; 16.018 ns ; S0 ; F-RF ;
; N/A ; None ; 16.012 ns ; A1 ; LED2 ;
; N/A ; None ; 16.012 ns ; B1 ; LED2 ;
; N/A ; None ; 15.927 ns ; B2 ; LED3 ;
; N/A ; None ; 15.890 ns ; A1 ; LED3 ;
; N/A ; None ; 15.890 ns ; B1 ; LED3 ;
; N/A ; None ; 15.768 ns ; B0 ; LED2 ;
; N/A ; None ; 15.735 ns ; S0 ; F-LD ;
; N/A ; None ; 15.728 ns ; A3 ; LED4 ;
; N/A ; None ; 15.646 ns ; B0 ; LED3 ;
; N/A ; None ; 15.611 ns ; S0 ; F-LE ;
; N/A ; None ; 15.586 ns ; A0 ; LED2 ;
; N/A ; None ; 15.551 ns ; S0 ; F-RB ;
; N/A ; None ; 15.525 ns ; A2 ; LED1 ;
; N/A ; None ; 15.485 ns ; B3 ; LED2 ;
; N/A ; None ; 15.464 ns ; A0 ; LED3 ;
; N/A ; None ; 15.461 ns ; BSinal ; LED4 ;
; N/A ; None ; 15.355 ns ; B3 ; LED3 ;
; N/A ; None ; 15.351 ns ; B2 ; LED1 ;
; N/A ; None ; 15.306 ns ; A1 ; LED1 ;
; N/A ; None ; 15.306 ns ; B1 ; LED1 ;
; N/A ; None ; 15.306 ns ; S0 ; F-RE ;
; N/A ; None ; 15.284 ns ; Asinal ; LED4 ;
; N/A ; None ; 15.235 ns ; S0 ; F-RD ;
; N/A ; None ; 15.186 ns ; S0 ; F-LC ;
; N/A ; None ; 15.138 ns ; A3 ; LED2 ;
; N/A ; None ; 15.116 ns ; S0 ; F-RG ;
; N/A ; None ; 15.093 ns ; S0 ; F-LF ;
; N/A ; None ; 15.062 ns ; B0 ; LED1 ;
; N/A ; None ; 15.012 ns ; S0 ; F-LG ;
; N/A ; None ; 15.011 ns ; S0 ; F-RA ;
; N/A ; None ; 15.008 ns ; A3 ; LED3 ;
; N/A ; None ; 14.880 ns ; A0 ; LED1 ;
; N/A ; None ; 14.860 ns ; BSinal ; LED2 ;
; N/A ; None ; 14.779 ns ; B3 ; LED1 ;
; N/A ; None ; 14.741 ns ; BSinal ; LED3 ;
; N/A ; None ; 14.679 ns ; Asinal ; LED2 ;
; N/A ; None ; 14.564 ns ; Asinal ; LED3 ;
; N/A ; None ; 14.478 ns ; S0 ; F-LB ;
; N/A ; None ; 14.463 ns ; A1 ; LED-Status ;
; N/A ; None ; 14.448 ns ; B1 ; LED-Status ;
; N/A ; None ; 14.432 ns ; A3 ; LED1 ;
; N/A ; None ; 14.416 ns ; S0 ; F-RC ;
; N/A ; None ; 14.320 ns ; A2 ; A-RB ;
; N/A ; None ; 14.245 ns ; A2 ; LED-Status ;
; N/A ; None ; 14.211 ns ; B0 ; LED-Status ;
; N/A ; None ; 14.199 ns ; A1 ; A-RB ;
; N/A ; None ; 14.154 ns ; BSinal ; LED1 ;
; N/A ; None ; 14.071 ns ; B2 ; LED-Status ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+-----------------+--------+------------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
Info: Processing started: Fri Apr 12 15:46:10 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Ulala -c Ulala --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Longest tpd from source pin "A2" to destination pin "F-LA" is 20.260 ns
Info: 1: + IC(0.000 ns) + CELL(0.820 ns) = 0.820 ns; Loc. = PIN_G16; Fanout = 16; PIN Node = 'A2'
Info: 2: + IC(5.845 ns) + CELL(0.275 ns) = 6.940 ns; Loc. = LCCOMB_X40_Y47_N0; Fanout = 5; COMB Node = 'ULA:inst|A_maior_que_B:A_maior_B|Modulo_maior_que_modulo:inst|inst4~1'
Info: 3: + IC(0.771 ns) + CELL(0.271 ns) = 7.982 ns; Loc. = LCCOMB_X41_Y48_N28; Fanout = 3; COMB Node = 'ULA:inst|Subtrator:inst1|inst49~1'
Info: 4: + IC(0.795 ns) + CELL(0.393 ns) = 9.170 ns; Loc. = LCCOMB_X41_Y47_N10; Fanout = 2; COMB Node = 'ULA:inst|Subtrator:inst1|MuxSelecionaCompl:inst51|inst33~0'
Info: 5: + IC(0.751 ns) + CELL(0.420 ns) = 10.341 ns; Loc. = LCCOMB_X41_Y49_N26; Fanout = 2; COMB Node = 'ULA:inst|Subtrator:inst1|Somador4bits:inst|Soma:inst1|inst7~0'
Info: 6: + IC(0.252 ns) + CELL(0.150 ns) = 10.743 ns; Loc. = LCCOMB_X41_Y49_N4; Fanout = 1; COMB Node = 'ULA:inst|Subtrator:inst1|Somador4bits:inst|Soma:inst2|inst4'
Info: 7: + IC(0.738 ns) + CELL(0.438 ns) = 11.919 ns; Loc. = LCCOMB_X41_Y50_N10; Fanout = 2; COMB Node = 'Decoder:inst17|L-DECOD:inst1|LeftC:inst2|inst~0'
Info: 8: + IC(0.267 ns) + CELL(0.438 ns) = 12.624 ns; Loc. = LCCOMB_X41_Y50_N28; Fanout = 15; COMB Node = 'ULA:inst|Result2'
Info: 9: + IC(0.751 ns) + CELL(0.420 ns) = 13.795 ns; Loc. = LCCOMB_X39_Y50_N12; Fanout = 11; COMB Node = 'inst20~2'
Info: 10: + IC(0.520 ns) + CELL(0.437 ns) = 14.752 ns; Loc. = LCCOMB_X40_Y50_N12; Fanout = 1; COMB Node = 'Decoder:inst17|L-DECOD:inst1|LeftA:inst|inst20~2'
Info: 11: + IC(0.273 ns) + CELL(0.438 ns) = 15.463 ns; Loc. = LCCOMB_X40_Y50_N20; Fanout = 2; COMB Node = 'Decoder:inst17|L-DECOD:inst1|LeftA:inst|inst20~3'
Info: 12: + IC(1.989 ns) + CELL(2.808 ns) = 20.260 ns; Loc. = PIN_A20; Fanout = 0; PIN Node = 'F-LA'
Info: Total cell delay = 7.308 ns ( 36.07 % )
Info: Total interconnect delay = 12.952 ns ( 63.93 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
Info: Peak virtual memory: 207 megabytes
Info: Processing ended: Fri Apr 12 15:46:10 2019
Info: Elapsed time: 00:00:00
Info: Total CPU time (on all processors): 00:00:01